記憶胞之檢測方法

专利摘要:
一種記憶胞之檢測方法，包括：提供一半導體基板，該半導體基板具有形成於其內之一電容以及形成於其上之一電晶體，其中該電晶體電性連結於該電容；藉由一光學量測系統以檢測該電容之一頂面之一尺寸及該電容與電性連結於該電容之該電晶體間之一間距，進而得到一第一量測值與一第二量測值；以及比較該第一量測值及該第二量測值與該電容與該電晶體之設計規格，以判定包括該電容與該電晶體之一記憶胞的功能。
公开号:TW201317566A
申请号:TW100138222
申请日:2011-10-21
公开日:2013-05-01
发明作者:Tzu-Ching Tsai；Yi-Nan Chen；Hsien-Wen Liu
申请人:Nanya Technology Corp；
IPC主号:H01L27-00

专利说明:
記憶胞之檢測方法
本發明係關於半導體裝置之檢測技術，且特別是關於動態隨機存取記憶裝置(dynamic random access memory device，DRAM device)之一種記憶胞(memory cell)之檢測方法。
動態隨機存取記憶裝置(dynamic random access memory device，DRAM device)為一種揮發性記憶裝置。於動態隨機存取記憶裝置內之數位資料的儲存係藉由充電與放電此動態隨機存取記憶裝置內之一電容(capacitor)而執行。而當供應至動態隨機存取記憶裝置之電源關閉時，儲存於動態隨機存取記憶裝置內之記憶胞內之資料將完全消失。動態隨機存取記憶裝置之一記憶胞通常包括至少一場效電晶體(field effect transistor，FET)與一電容。上述電容係用於儲存動態隨機存取記憶體裝置之記憶胞內之訊號。
動態隨機存取記憶裝置之記憶胞內通常存在有漏電流(off-state currents)問題，因而影響了記憶胞的功能並降低了包括此記憶胞之動態隨機存取記憶裝置的良率。因此，通常會施行電性量測(electrical measurements)以檢測動態隨機存取記憶裝置之記憶胞的多種電性特徵(electrical characteristic)。然而，上述相關電性量測通常係於形成內連接觸物(interconnecting contacts)與位元線(bitlines)之後施行，而此些內連接觸物與位元線係於電晶體與電容製作後才形成，因而並無法即時檢測記憶胞的功能並可能增加相關製造成本。
有鑑於此，便需要一種記憶胞之檢測方法，藉以即時檢測如動態隨機存取記憶裝置之記憶胞。
依據一實施例，本發明提供了一種記憶胞之檢測方法，包括：提供一半導體基板，該半導體基板具有形成於其內之一電容以及形成於其上之一電晶體，其中該電晶體電性連結於該電容；藉由一光學量測系統以檢測該電容之一頂面之一尺寸及該電容與電性連結於該電容之該電晶體間之一間距，進而得到一第一量測值與一第二量測值；以及比較該第一量測值及該第二量測值與該電容與該電晶體之設計規格，以判定包括該電容與該電晶體之一記憶胞的功能。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下：
第1圖為一上視示意圖，顯示了依據本發明一實施例之動態隨機存取記憶裝置內之一記憶胞陣列之一佈局情形。如第1圖所示，在此記憶胞陣列之佈局情形包括了規則地設置於半導體基板100之內與之上的數個電容(capacitor)C與數個閘堆疊物(gate stack)G。此些電容C可為形成於半導體基板100內深溝槽電容(deep trench capacitor)，而此些閘堆疊物則屬於數個電晶體150(請參見第2圖)之一部，其係形成於半導體基板100之頂面上且部分覆蓋其鄰近之此些電容C之一的一頂面。此時，此些閘堆疊物G的整個頂面以及此些電容C的部分頂面為露出的，於其上並未形成有額外膜層。
第2圖為沿第1圖內線段2-2之剖面情形，顯示了此些電容C其中之一及分別形成於其上及與之相鄰之兩個閘堆疊物G等構件。如第2圖所示，半導體基板100例如為一矽基板，且其可摻雜有如P型摻質之摻質。電容器C包括了蝕刻形成於半導體基板100內之一溝槽102，而接著於溝槽102內填入N型摻雜多晶矽104。此N型摻雜多晶矽104係做為一上電極(儲存電極)。溝槽102的底部則為一N型摻雜區106所包覆了，且其係做為一下電極。此N型摻雜區106亦稱之為一埋入板(buried plate)。一介電層108則絕緣了此埋入板106與此N型摻雜多晶矽104。一埋入N型井區110則分隔了一P型井區112與半導體基板100，其作為連結N型摻雜區106之一導電橋接物(conduction bridge)。一記憶胞則包括了如第2圖所示之一電晶體150以及電容C。此電晶體150包括了位於左側之閘堆疊物G以及擴散區114與116。此些閘堆疊物G則分別包括如一閘介電層(未顯示)、一閘電極(未顯示)與一罩幕層(未顯示)等多個膜層，而由佈植如磷之N型摻質例所形成之擴散區114與116之間則為一通道118所分隔。一節點擴散區(node diffusion region)120，亦可稱為節點接面，則耦接了此電容C與電晶體150。節點擴散區120係由填入於溝槽102之N型摻雜多晶矽104內摻質經擴散穿過一埋入帶(buried strap)122所形成。此外，亦形成有一絕緣環(insulating collar)168以絕緣N型摻雜多晶矽104與其鄰近之埋入板106、埋入N型井區110與P型井區112，以及形成有一淺溝槽隔離物124以絕緣此記憶胞與另一記憶胞或裝置。如第2圖所示，位於右側之另一閘堆疊物G則係形成於電容C之頂部之一部上且經由淺溝槽隔離物124與之相隔離。第2圖內所示之位於右側的閘堆疊物係屬於另一記憶胞且係作為一路過字元線(passing word line)之用。
然而，由於當電容C與閘堆疊物G間之誤對準情形發生或於記憶胞內之電容C存在有變形問題時，可能會對於動態隨機存取記憶裝置之記憶胞之如漏電流等電性特徵造城影響。如此，本發明便提供了一種動態隨機存取記憶裝置內之記憶胞之檢測方法，如第3圖之一流程圖所示。
此檢測方法起始於步驟S1，提供具有一電容形成於其內以及一電晶體形成於其上之一半導體基板，其中此電晶體係電性連結於此電容。於一實施例中，此半導體基板例如為第1-2圖所示之半導體基板100，而此電容則例如第1-2圖所示之數個電容C之一，而此電晶體例如為如第1-2圖所示之電性連結於電容C之電晶體150之一。此時，電晶體150之閘堆疊物G之整個頂面以及電容C之頂面之多數部分係為露出的。
接著，於步驟S2中，提供如電子顯微鏡之一光學量測系統(未顯示)，藉以檢測電容C之一頂面之一尺寸以及形成於半導體基板100內之電容C與其電性相連之電晶體150間之一間距，進而得到一第一量測值與一第二量測值。於一實施例中，此第一量測值代表了電容C之一頂面之寬度尺寸，係為如第1圖內之電容C之相對較小之一寬度W1，而此第二量測值係代表了一電容C與其電性相連之一電晶體150間之一間距P1，其係定義為電容C之溝槽102之一外側邊與其電性相連之電晶體150之閘堆疊物G之一側間之一間距，如第1-2圖所示。
接著，於步驟S3中，接著比較此第一量測值與此第二量測值及電容C與電晶體150之設計規格，藉以判定包括此電容C與此電晶體150之一記憶胞是否符合電容C與電晶體150的設計規格。當此第一量測值與此第二量測值係符合電容C與該電晶體150之設計規格時，則接著標記包括此電容C與此電晶體150之此記憶胞為一有效記憶胞，如步驟S5所示。而當此第一量測值與此第二量測值未能符合此電容與此電晶體之設計規格時，則標記包括此電容C與此電晶體150之此記憶胞為一無效記憶胞，如步驟S4所示。於一實施例中，前述之設計規格為形成電容C與電晶體150時之微影製程的設計規格，例如為關於圖案化電容C之溝槽及電晶體150之閘堆疊物G時之設計規格。
透過前述檢測方法，便可於形成記憶胞之電容C與電晶體150後及後續之內連接觸物與位元線的形成之前達成動態隨機存取記憶裝置之記憶胞功能的即時檢測。
第4圖為一上視示意圖，顯示了依據本發明另一實施例之動態隨機存取記憶裝置之一記憶胞陣列內之一佈局情形。於此實施例中，第4圖所示之佈局情形係相似於如第1圖所示之佈局情形，但由於記憶胞之一內的電容C之較小寬度W2以及電容C之一及與電性相連之電晶體150間之一間距P2並不符合電容C與電晶體150之設計規格，故其內記憶胞之一經檢測後係判定為一無效記憶胞。上述問題係因為電容內之溝槽變形及/或電容C與電晶體150之閘堆疊物間的誤對準情形，進而使得包括如第4圖所示之記憶胞內如漏電流之電性表現為有問題的。
第5圖顯示了沿第4圖內線段5-5之剖面情形，顯示了一電容C與其電性相連之電晶體150之閘堆疊物之間的誤對準情形，進而使得一電容C之溝槽102之一外側邊與其電性相連之電晶體150之閘堆疊物G之一側間之一間距P2係小於如第2圖所示之電容C之溝槽102之一外側邊與其電性相連之電晶體150之閘堆疊物G之一側的間距P1。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．半導體基板
102．．．溝槽
104．．．N型摻雜多晶矽
106．．．N型摻雜區/埋入板
108．．．介電層
110．．．埋入N型井區
112．．．P型井區
114、116．．．擴散區
118．．．通道
120．．．節點擴散區
122．．．埋入帶
124．．．淺溝槽隔離物
150．．．電晶體
168．．．絕緣環
C．．．電容
G．．．閘堆疊物
P1、P2．．．電容之相對較小之一寬度
W1、W2．．．電容與其電性相連之電晶體間之間距
S1、S2、S3、S4、S5．．．步驟
第1圖為一上視示意圖，顯示了依據本發明一實施例之動態隨機存取記憶裝置內之一記憶胞陣列之一佈局情形；
第2圖顯示了沿第1圖內線段2-2之剖面情形；
第3圖為一流程圖，顯示了依據本發明之一實施例之動態隨機存取記憶裝置內之一種記憶胞之檢測方法；
第4圖為一上視示意圖，顯示了依據本發明一實施例之動態隨機存取記憶裝置之一記憶胞陣列之一佈局情形；以及
第5圖顯示了沿第4圖內線段5-5之剖面情形。
S1、S2、S3、S4、S5．．．步驟

权利要求:
Claims (12)
[1] 一種記憶胞之檢測方法，包括：提供一半導體基板，該半導體基板具有形成於其內之一電容以及形成於其上之一電晶體，其中該電晶體電性連結於該電容；藉由一光學量測系統以檢測該電容之一頂面之一尺寸及該電容與電性連結於該電容之該電晶體間之一間距，進而得到一第一量測值與一第二量測值；以及比較該第一量測值及該第二量測值與該電容與該電晶體之設計規格，以判定包括該電容與該電晶體之一記憶胞的功能。
[2] 如申請專利範圍第1項所述之記憶胞之檢測方法，其中該電容為一深溝槽電容。
[3] 如申請專利範圍第1項所述之記憶胞之檢測方法，其中該電容之該頂面之該尺寸為該電容相對較小之一尺寸。
[4] 如申請專利範圍第1項所述之記憶胞之檢測方法，其中該電容與電性連結於該電容之該電晶體間之該間距係為介於該電容之一溝槽之一外側邊與電性連結於該電容之該電晶體之一側之間的間距。
[5] 如申請專利範圍第1項所述之記憶胞之檢測方法，其中該光學量測系統為一電子顯微鏡。
[6] 如申請專利範圍第1項所述之記憶胞之檢測方法，其中該設計規格為形成該電容與該電晶體時之微影製程的設計規格。
[7] 如申請專利範圍第1項所述之記憶胞之檢測方法，更包括：當該第一量測值與該第二量測值不符合該電容與該電晶體之該設計規格時，標記包括該電容與該電晶體之該記憶胞為一無效記憶胞。
[8] 如申請專利範圍第1項所述之記憶胞之檢測方法，更包括：當該第一量測值與該第二量測值符合該電容與該電晶體之該設計規格時，標記包括該電容與該電晶體之該記憶胞為一有效記憶胞。
[9] 如申請專利範圍第1項所述之記憶胞之檢測方法，其中當該光學量測系統於施行該檢測時，該電晶體之一閘堆疊物之整個頂面及該電容之該頂面之主要部份為露出的，且於其上未形成有額外膜層。
[10] 如申請專利範圍第1項所述之記憶胞之檢測方法，其中該半導體基板為一矽基板。
[11] 如申請專利範圍第7項所述之記憶胞之檢測方法，其中該第一量測值係由於該電容之一溝槽變形而造成該不符規格情形。
[12] 如申請專利範圍第7項所述之記憶胞之檢測方法，其中該第二量測值係由於該電容與該電晶體之一閘堆疊物間的誤對準情形而造成該不符規格情形。

类似技术:

---

公开号 | 公开日 | 专利标题

---

KR100403066B1|2003-10-30|반도체 메모리 셀 어레이 구조물 형성 방법

---

US6905897B1|2005-06-14|Wafer acceptance testing method and structure of a test key used in the method

---

US7851235B2|2010-12-14|Test element group for monitoring leakage current in semiconductor device and method of manufacturing the same

---

JP2011129566A|2011-06-30|半導体装置の製造方法

---

KR100508090B1|2005-08-17|반도체 소자의 테스트 패턴 및 그 형성방법

---

TW201743410A|2017-12-16|半導體裝置及半導體裝置之製造方法

---

TWI447857B|2014-08-01|動態隨機存取記憶體的製作方法

---

JP2011159739A|2011-08-18|半導体装置および半導体装置の製造方法

---

US6946678B2|2005-09-20|Test key for validating the position of a word line overlaying a trench capacitor in DRAMs

---

TWI472005B|2015-02-01|監測閘極導體對深溝渠電容錯位之測試單元結構及其測試方法

---

KR100979362B1|2010-08-31|반도체 소자 및 그 제조 방법

---

TW564512B|2003-12-01|Test key of detecting whether the overlay of gate structure and deep trench capacitor of DRAM with vertical transistors is normal and test method of the same

---

KR101406225B1|2014-06-13|반도체 소자의 제조방법

---

TWI428590B|2014-03-01|記憶胞之檢測方法

---

US6534786B2|2003-03-18|Semiconductor device having a test element, and method of manufacturing the same

---

US10497653B2|2019-12-03|Decoupling capacitor

---

TWI531025B|2016-04-21|記憶體單元、記憶體單元陣列及其製造方法

---

JP2014183117A|2014-09-29|半導体装置及びその製造方法

---

JP2015216236A|2015-12-03|半導体装置及びその製造方法

---

KR20070082629A|2007-08-22|반도체 소자의 제조방법

---

KR101032406B1|2011-05-03|반도체 소자 및 그의 제조방법

---

TWI232577B|2005-05-11|Improved deep trench structure and memory device having the same

---

TW573366B|2004-01-21|Test key for detecting leakage current caused by asymmetrical overlap of dynamic random access memory, semiconductor device, and method for detecting leakage current caused by asymmetrical overlap of dynamic random access memory

---

JP2014007428A|2014-01-16|半導体装置

---

JP2014086450A|2014-05-12|半導体装置の製造方法

同族专利:

---

公开号 | 公开日

---

CN103065688A|2013-04-24|

---

TWI428590B|2014-03-01|

---

CN103065688B|2015-07-08|

---

US8335119B1|2012-12-18|

引用文献:

---

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

---

JP4963750B2|2000-08-10|2012-06-27|ルネサスエレクトロニクス株式会社|半導体集積回路装置|

---

US6727141B1|2003-01-14|2004-04-27|International Business Machines Corporation|DRAM having offset vertical transistors and method|

---

US7110281B1|2004-06-08|2006-09-19|Xilinx, Inc.|Memory cells utilizing metal-to-metal capacitors to reduce susceptibility to single event upsets|

---

JP2007172766A|2005-12-22|2007-07-05|Matsushita Electric Ind Co Ltd|半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路|

---

CN102184925A|2011-04-25|2011-09-14|电子科技大学|一种应变动态随机存储器存储单元结构及制作方法|

---

法律状态:

优先权:

---

申请号 | 申请日 | 专利标题

---

US13/276,952|US8335119B1|2011-10-19|2011-10-19|Method of inspecting memory cell|

---